北京奕斯伟计算技术股份有限公司产业链深度研报

一、企业速览

企业基础信息：公司名称：北京奕斯伟计算技术股份有限公司；地区：北京市大兴区（经济技术开发区）；行业方向：工业互联网与物联网；成立时间：2019-09-24；注册资本：204,214.3304万元；员工规模：485人；专利数量：3,924件；认定批次：第六批（2024年）；上市状态：未上市。

北京奕斯伟计算技术股份有限公司是一家基于RISC-V架构的无晶圆厂（Fabless）芯片设计企业，产品聚焦人机交互芯片、多媒体处理芯片、互连芯片及计算芯片，覆盖智能终端与具身智能两大应用场景。企业在“电子信息与数字技术”产业链中处于核心元器件与数字硬件环节，是底层计算架构从x86/ARM向RISC-V迁移的关键推动者之一。

二、主营产品与产业链定位

产品矩阵与核心功能

奕斯伟计算的产品线分为两大方向：

• 智能终端芯片：包括人机交互芯片（支持触控、显示驱动的SoC）和多媒体处理芯片（编解码、图像信号处理），解决智能终端对屏幕输入输出管理与多媒体信号处理的硬需求。典型应用场景为智能家居面板、会议平板、便携式显示设备。
• 具身智能芯片：包括互连芯片（支持车载/工业高速总线协议）和计算芯片（边缘侧AI推理、实时控制），解决汽车、机器人等智能体对物理环境的感知、处理与执行闭环。典型应用为车载域控制器、机器人主控单元。

这两类产品的共同技术基座是RISC-V开源指令集架构，意在摆脱对ARM授权体系的依赖，实现芯片内核的自主可控。

产业链位置与上下游关系

在“电子信息与数字技术”产业链中，奕斯伟计算位于中游的核心元器件与数字硬件环节。具体关联如下：

产业链关键特征：该环节的技术壁垒极高，验证周期长——一颗车规级芯片从立项到量产通常需18-36个月（行业共识）。下游客户一旦选定某款芯片方案，后续的软件适配、硬件改板成本较高，切换供应商的沉没成本可达百万级。

三、核心工序与技术依赖

关键研发与生产工序

作为Fabless设计企业，奕斯伟计算的核心工序集中在研发端，生产端委外。典型工序如下（行业共识）：

1. 架构定义：基于目标场景（如车载/家居）确定CPU/GPU/NPU核的配置、总线协议、功耗/性能目标。例如，车载互连芯片需满足ISO 26262 ASIL-B/D功能安全等级。

2. RTL设计与验证：使用Verilog/VHDL完成寄存器传输级设计，通过仿真（Simulation）与形式验证（Formal Verification）确保逻辑正确性。验证覆盖率目标通常>95%。

3. 物理设计（后端）：将RTL转换成版图，包含综合、布局布线、静态时序分析（STA），典型工艺节点为28nm、22nm或更先进节点，设计要求时序收敛、功耗密度均匀。

4. 流片与测试：将版图提交至晶圆代工厂，完成MPW（多项目晶圆）或量产流片。流片后需进行ATE（自动化测试设备）测试与SLT（系统级测试），良率目标一般为90%以上。

5. 板卡与软件适配：设计评估板（EVB）、BSP（板级支持包），提供Linux/RTOS驱动，确保客户可快速集成。典型周期为3-6个月。

上游关键材料与设备来源

奕斯伟计算的定位

基于其专利总数3,924件（远超行业中位数91件），推断其技术布局涵盖RISC-V内核设计、芯片互连、低功耗设计、边缘AI加速等多个方向。结合“基于‘香山’开源处理器推出商用芯片”的公开证据，奕斯伟在RISC-V开源处理器生态中的角色属于“核心设计者+产业化推动者”。其无晶圆厂模式意味着核心能力在前端设计和IP积累，而非制造。

四、竞争格局

主要竞争对手

竞争维度分析

全国产业链定位相同的企业共4,023家，竞争集中在以下维度：

1. 架构生态壁垒：ARM生态成熟，开发生态、软件工具链完备；RISC-V的竞争力取决于社区支持与软件碎片化程度。奕斯伟选择RISC-V，是在抢占“去ARM化”的窗口期，但同时也面临生态成熟度不足的风险。

2. 量产验证与客户信任：车规、工规芯片的客户粘性极高，新进入者需要大量验证周期。奕斯伟成立于2019年，历史较短，客户案例数量尚未大规模公开。

3. IP厚度：专利3,924件在行业内属于极高密度。行业中位数仅91件，奕斯伟的专利数是中位数的43倍以上，说明其在技术方向上有显著积累，尤其是在RISC-V架构实现、芯片互联、低功耗设计等领域。

五、护城河判断

技术壁垒：高

3,924件专利是判断技术壁垒的核心指标。与行业中位数91件相比，奕斯伟的专利体量已进入头部阵营。结合其主营方向，专利应集中分布在以下方向（推断）：

• RISC-V指令集扩展与微架构实现
• 低功耗多媒体处理电路
• 车载网络协议（如CAN、TSN）硬件加速
• 边缘AI推理加速器

对于一家2019年成立的公司而言，如此高的专利密度反映出研发投入强度大（团队485人对应这一专利数，人均8件专利），技术路线清晰且持续。

客户壁垒：中等偏高（行业共识）

核心元器件环节的客户壁垒来自两方面：

• 验证周期长：一颗车载芯片从送样到SOP（量产启动）通常需要12-24个月，包括AEC-Q100认证（车规可靠性）、功能安全认证、Tier1整机测试。一旦认证通过，被替换的壁垒极高。
• 切换成本高：客户在硬件上更改SoC需重新设计PCB、调整BSP、重做电磁兼容测试（EMC），切换成本通常在数百万元以上。

奕斯伟在2024年北京车展展示的车载芯片方案已与“多家头部Tier1厂商建立合作”，这构成初步客户壁垒。但客户名单和合作深度未披露，需进一步信息判断。

规模壁垒：中等

485人的团队在无晶圆厂芯片公司中属于中型偏小规模。对比同行：瑞芯微约1,500人，全志科技约900人，北京君正约1,000人。485人意味着核心研发团队可能在200-300人规模（行业共识研发占比约50-60%），覆盖芯片设计、验证、软件、应用支持等全流程。这样的规模可以支撑1-2条主力产品线的并行研发，但若同时推进多条产品线，资源可能吃紧。

认定价值：第六批专精特新小巨人

专精特新“小巨人”企业认定第六批（2024年）是在“专精特新”政策延续背景下的最新一批。认定标准强调专业化、精细化、特色化、新颖化。获得该认定意味着企业：

• 在细分领域（RISC-V芯片设计）具有较高市场地位或技术独特性
• 享受研发费用加计扣除、增值税减免、融资贴息等实际政策支持
• 在申报各级科技项目、上市融资（如北交所）时享有优先通道

但需注意，2024年第六批的认定标准较此前有所收紧，主要聚焦“补链强链”与国产替代关键环节，奕斯伟的入选恰可印证其技术自主可控属性符合政策导向。

六、风险与机会

行业风险

1. RISC-V生态成熟度不足：尽管社区活跃，RISC-V在软件生态（操作系统兼容性、中间件、AI框架支持）上仍远落后于ARM。具体表现为：安卓系统对RISC-V的适配处于初期阶段；主流AI推理框架（如TensorFlow Lite、ONNX）对RISC-V的优化不够。这可能限制下游客户（尤其是消费电子类）的采用意愿。

2. 半导体下行周期：2023-2024年全球半导体市场经历周期性的库存调整，尤其是消费电子和汽车电子领域。下游需求疲软可能导致芯片订单推迟或减少。消费级智能终端芯片面临的价格压力尤甚。

3. 先进制程产能紧张：尽管奕斯伟主要使用成熟制程（28nm及以上），但若产品线需要向更高性能演进（如车载计算芯片需12nm甚至7nm），代工产能仍受制于台积电等供应商，国产替代路线（中芯国际SRAM良率等）在先进节点的成熟度尚需时间验证。

公司风险

1. 员工规模与组织能力：485人的团队要同时支撑人机交互、车载、机器人多条产品线，以及RISC-V内核研发、芯片后端设计、版图、测试、客户支持、软件开发等全流程，组织效能存在考验。相比之下，同样RISC-V方向的赛微微电子仅200人聚焦AI推理，更为专注。

2. 资本结构：注册资本20.42亿元，实缴20.20亿元，实缴率接近100%。但公司未上市，资本退出渠道受限。作为无晶圆厂公司，研发投入主要依赖股权融资，若后续融资节奏变慢或估值回调，可能影响研发投入强度。员工规模未显著增长（2019年成立至今485人），研发扩张速度或已放缓。

3. 信息透明度不足：财务数据（营收、利润）、客户名单、具体合作的Tier1企业均未披露，无法评估公司规模化的真实进展。从公开证据看，仅知“部分芯片已实……”，表述不完整。

机会窗口

1. RISC-V国产替代窗口：美国对华芯片出口管制持续加码（2023年10月对高端AI芯片、先进制程的进一步限制），促使下游厂商加速寻找可控架构方案。RISC-V配合国产EDA与代工，形成一个完整的“去ARM+去台积电”选项。奕斯伟作为国内RISC-V商用芯产品线最丰富的企业之一，具备第一时间承接存量ARM方案替换需求的优势。

2. 边缘AI与具身智能爆发：智能汽车、服务机器人、工业检测等场景对本地化（边缘侧）AI计算的需求增速极高，且对功耗-成本敏感。RISC-V可灵活定制加速单元（如NPU、矢量处理单元），避免ARM授权模式的“黑箱”成本。奕斯伟在车载与机器人芯片方向的布局，正好对应这个百万级出货量预期的新市场。